Philippe Notton est en charge du projet (il est administrateur délégué de l’EPI) et a annoncé que le processeur sera composé de plusieurs composants indépendants : des cœurs ARM, des cœurs RISC-V, de la mémoire HBM, au moins. Trois générations sont d’ores et déjà prévues : Rhea, qui devrait arriver en 2021 et devrait être utilisée dans des prototypes de superordinateurs d’un exaflops ; Cronos, dès 2022, pourrait arriver dans les premiers superordinateurs en production ; la troisième génération n’a pas encore de nom, mais devrait arriver dès 2024 et être utilisée dans la deuxième vague de superordinateurs. Si tout se passe bien, ces puces auront une déclinaison entreprise, à direction du marché des serveurs.
Toute la technologie intégrée dans ces processeurs ne sera pas forcément européenne. L’architecture ARM a été développée par la société britannique ARM, désormais rachetée par le conglomérat SoftBank (le côté européen étant déjà entaché par le Brexit). La mémoire HBM n’est pas fabriquée par des Européens non plus. L’architecture RISC-V a débuté dans une université américaine, Berkeley. Les différentes parties du processeur seront rassemblées par un interposeur, la manière des pucettes. Pour le moment, il n’existe que deux technologies pour y arriver : Intel EMIB et TSMC CoWoS — aucune d’entre elles n’est européenne, d’ailleurs.
Les cœurs ARM serviront de contrôleurs principaux, avec des processeurs auxiliaires : les cœurs RISC-V (conçus par l’EPI), des processeurs vectoriels (Kalray MPPA — massively parallel processor array, conçus en France), des FPGA (conçus par Menta, encore une société française). Tous ces éléments seront inclus dans un interposeur, avec une architecture en grille : les contrôleurs (DDR, PCIe, HBM) seront connectés sur ce même réseau.
Plus précisément, les MPPA sont prévus pour le calcul de haute performance dans des à faible consommation (embarqué, réseau, stockage). Ils serviront probablement plus dans la déclinaison automobile des processeurs, mais pourraient se faire une place de choix dans des superordinateurs pour certaines opérations de réduction.
Le FPGA sera, bien évidemment, entièrement reconfigurable. A priori, il ne s’agira pas d’un modèle embarquant une série de composants extérieurs, au contraire de Xilinx Versal : la société Kalray se concentre sur la conception d’un FPGA que l’on peut embarquer dans n’importe quelle conception de puce.
Côté ARM, les cœurs seront conçus par EPI. Ils intégreront les extensions vectorielles SVE (créées par Fujitsu et ARM pour les ARM64FX, qui seront utilisés dans le Post-K, le prochain superordinateur japonais). Il n’est pas impossible qu’on ait droit à la deuxième version de ces instructions, mais plus probablement encore les instructions TME pour la mémoire transactionnelle.
Les cœurs RISC-V formeront l’accélérateur EPAC, avec jusque huit processeurs vectoriels par accélérateur (un accélérateur occupant une case dans la grille du processeur). Ils partageront le cache L2. Pour accélérer les opérations de calcul, les opérations de pochoir seront incluses (pour n’effectuer des calculs que sur une partie d’un registre vectoriel). Une unité orientée réseaux neuronaux sera aussi développée dans ce contexte, mais ne sera pas incluse dans les processeurs pour superordinateurs.
L’équilibre entre ARM et RISC-V est difficile à trouver : entre les frais de licence ARM et les risques liés à l’architecture RISC-V (pas encore mature). La situation continuera à évoluer dans les années à venir, avec différents nombres de cases ARM ou RISC-V dans les processeurs proposés.
L’objectif, à terme, est cependant de disposer d’un processeur entièrement européen, quitte à arriver plus tard sur le marché. Pour y arriver, il faudra développer fortement l’écosystème existant, notamment au niveau de la production — et obtenir des avantages en dehors des superordinateurs, avec une industrie des semi-conducteurs bien plus développée qu’actuellement.
Source : Europe’s Homegrown HPC Compute Begins To Take Shape.
Et vous ?
Qu'en pensez-vous ?